Xilinx Axi Explained - 搜索视频

How the AXI-style ready/valid handshake works - VHDLwhiz

How the AXI-style ready/valid handshake works - VHDLwhiz

The ready/valid protocol uses a simple hardware bus handshake. Data only transfers when ready and valid are '1' during the same clock cycle.

2022年9月3日

XILINX零基础教程视频（VIVADO平台 FPGA基础入门到项目应用培训教程）【基础+高级】-附全套资料

XILINX零基础教程视频（VIVADO平台 FPGA基础入门到项目应用培训教程）【基础+高级】-附全套资料

bilibili明德扬FPGA科教

已浏览 25.2万次2021年6月29日

Vivado在线调试工具ILA使用教程【小梅哥FPGA】

Vivado在线调试工具ILA使用教程【小梅哥FPGA】

bilibili小梅哥FPGA

已浏览 4.1万次2022年7月28日

【零基础轻松学习FPGA】小梅哥Xilinx FPGA基础入门到项目应用培训教程（2024全新课程已上线）

【零基础轻松学习FPGA】小梅哥Xilinx FPGA基础入门到项目应用培训教程（2024全新课程已上线）

bilibili小梅哥FPGA

已浏览 167万次2020年11月3日

热门视频

Creating a custom AXI-Streaming IP in Vivado

Creating a custom AXI-Streaming IP in Vivado

fpgadeveloper.com

2017年11月1日

Using Xilinx IP Cores Within Your Design

Using Xilinx IP Cores Within Your Design

YouTubeVipin Kizheppatt

已浏览 2.4万次2020年3月11日

What is AXI: Read Bursts (Part 2)

What is AXI: Read Bursts (Part 2)

YouTubeDillon Huff

已浏览 5.1万次2019年5月6日

Xilinx Vitis AI

Xilinx KV260 - Vitis-AI 1.4 Face Detection

Xilinx KV260 - Vitis-AI 1.4 Face Detection

2021年10月15日

Designing AI Engines of Xilinx Versal ACAP Using Simulink and Vitis Model Composer

Designing AI Engines of Xilinx Versal ACAP Using Simulink and Vitis Model Composer

2021年10月27日

Kria™ KV260 Vision AI Starter Kit

Kria™ KV260 Vision AI Starter Kit

2001年1月1日

Creating a custom AXI-Streaming IP in Vivado

Creating a custom AXI-Streaming IP in Vivado

2017年11月1日

fpgadeveloper.com

Using Xilinx IP Cores Within Your Design

Using Xilinx IP Cores Within Your Design

已浏览 2.4万次2020年3月11日

YouTubeVipin Kizheppatt

What is AXI: Read Bursts (Part 2)

What is AXI: Read Bursts (Part 2)

已浏览 5.1万次2019年5月6日

YouTubeDillon Huff

Image Processing on Zynq (FPGAs) : Part 1 Introduction

Image Processing on Zynq (FPGAs) : Part 1 Introduction

已浏览 6.6万次2020年3月30日

YouTubeVipin Kizheppatt

AXI Stream Tutorial

AXI Stream Tutorial

已浏览 1.8万次2020年5月19日

YouTubebiquinary

AXI’s Main features

AXI’s Main features

已浏览 2.4万次2020年2月14日

What is AXI Lite?

What is AXI Lite?

已浏览 4.4万次2019年4月5日

YouTubeDillon Huff

What is AXI (Part 1)

已浏览 11.4万次2019年4月24日

YouTubeDillon Huff

FPGA：AXI_Lite总线基础[2-1]、第二节 AXI总线介绍、ZYNQ PL与PS …

已浏览 1万次2023年1月2日

bilibili小白FPGA

Introduction to Direct Memory Access (DMA)

已浏览 4.4万次2020年2月25日

YouTubeVipin Kizheppatt

Implementing AXI in Verilog Part 1: Slave Interface

已浏览 2.3万次2019年6月19日

YouTubeDillon Huff

ZYNQ AXI Interfaces Part 2 (Lesson 4)

已浏览 4.1万次2014年11月17日

YouTubeMicroelectronic Systems Design Research Group

27 PS-PL交互之使用Xilinx的AXI_DMA IP核进行数据传输第二集

已浏览 1.2万次2023年12月16日

bilibiliFPGA奇哥

Creating Custom AXI Master Interfaces Part 1 (Lesson 7)

已浏览 3.4万次2015年2月6日

YouTubeMicroelectronic Systems Design Research Group

Arm training – Introduction to the AMBA AXI protocol

已浏览 3.3万次2018年3月16日

Developing application software for Xilinx AXI DMA

已浏览 3.8万次2020年3月1日

YouTubeVipin Kizheppatt

How to use Xilinx Software

已浏览 8.1万次2017年3月8日

YouTubeBeginners Point Shruti Jain (Beginners Point)

The AXI Protocol in a multi-master system design

已浏览 1.8万次2020年2月14日

What is ZYNQ? (Lesson 1)

已浏览 11万次2014年7月23日

YouTubeMicroelectronic Systems Design Research Group

PetaLinux 101 - Getting Started Quickly

已浏览 4.4万次2021年3月29日

YouTubeAdaptive Computing Developer

Learn FPGA #1: Getting Started (from zero to first program) - Tutorial

已浏览 14.1万次2018年4月1日

YouTubeInvent Box Tutorials

Xilinx Vivado Tutorial:1 (Basic Flow )

已浏览 11.3万次2017年8月6日

YouTubeVLSI Techno

What is AXI: Read Burst Example (Part 3)

已浏览 4.7万次2019年5月16日

YouTubeDillon Huff

ZYNQ Ultrascale+ and PetaLinux (part 04): SPI, I2C and GPIO interfa…

已浏览 2.8万次2018年10月19日

YouTubeMohammad S. Sadri

ZYNQ Training - Session 01 - What is AXI?

已浏览 18.2万次2014年3月20日

YouTubeMohammad S. Sadri

Generating custom AXI4-Stream IP core using Xilinx Vivado

已浏览 4.5万次2020年2月25日

YouTubeVipin Kizheppatt

Image Processing on Zynq (FPGAs) : Part 2 Design of Line buffer

已浏览 4.3万次2020年3月30日

YouTubeVipin Kizheppatt

Video Interfacing with Zynq (FPGAs): Part 3 Using Xilinx Vide…

已浏览 1.6万次2020年4月10日

YouTubeVipin Kizheppatt

AXI Stream basics for beginners! A Stream FIFO example in Verilog.

已浏览 4.5万次2021年8月4日

YouTubeFPGAs for Beginners

观看更多视频